home *** CD-ROM | disk | FTP | other *** search
/ Mac Easy 2010 May / Mac Life Ubuntu.iso / casper / filesystem.squashfs / usr / src / linux-headers-2.6.28-15 / arch / parisc / include / asm / ropes.h < prev    next >
Encoding:
C/C++ Source or Header  |  2008-12-24  |  9.7 KB  |  323 lines
  1. #ifndef _ASM_PARISC_ROPES_H_
  2. #define _ASM_PARISC_ROPES_H_
  3.  
  4. #include <asm/parisc-device.h>
  5.  
  6. #ifdef CONFIG_64BIT
  7. /* "low end" PA8800 machines use ZX1 chipset: PAT PDC and only run 64-bit */
  8. #define ZX1_SUPPORT
  9. #endif
  10.  
  11. #ifdef CONFIG_PROC_FS
  12. /* depends on proc fs support. But costs CPU performance */
  13. #undef SBA_COLLECT_STATS
  14. #endif
  15.  
  16. /*
  17. ** The number of pdir entries to "free" before issuing
  18. ** a read to PCOM register to flush out PCOM writes.
  19. ** Interacts with allocation granularity (ie 4 or 8 entries
  20. ** allocated and free'd/purged at a time might make this
  21. ** less interesting).
  22. */
  23. #define DELAYED_RESOURCE_CNT    16
  24.  
  25. #define MAX_IOC        2    /* per Ike. Pluto/Astro only have 1. */
  26. #define ROPES_PER_IOC    8    /* per Ike half or Pluto/Astro */
  27.  
  28. struct ioc {
  29.     void __iomem    *ioc_hpa;    /* I/O MMU base address */
  30.     char        *res_map;    /* resource map, bit == pdir entry */
  31.     u64        *pdir_base;    /* physical base address */
  32.     unsigned long    ibase;        /* pdir IOV Space base - shared w/lba_pci */
  33.     unsigned long    imask;        /* pdir IOV Space mask - shared w/lba_pci */
  34. #ifdef ZX1_SUPPORT
  35.     unsigned long    iovp_mask;    /* help convert IOVA to IOVP */
  36. #endif
  37.     unsigned long    *res_hint;    /* next avail IOVP - circular search */
  38.     spinlock_t    res_lock;
  39.     unsigned int    res_bitshift;    /* from the LEFT! */
  40.     unsigned int    res_size;    /* size of resource map in bytes */
  41. #ifdef SBA_HINT_SUPPORT
  42. /* FIXME : DMA HINTs not used */
  43.     unsigned long    hint_mask_pdir; /* bits used for DMA hints */
  44.     unsigned int    hint_shift_pdir;
  45. #endif
  46. #if DELAYED_RESOURCE_CNT > 0
  47.     int        saved_cnt;
  48.     struct sba_dma_pair {
  49.             dma_addr_t    iova;
  50.             size_t        size;
  51.         } saved[DELAYED_RESOURCE_CNT];
  52. #endif
  53.  
  54. #ifdef SBA_COLLECT_STATS
  55. #define SBA_SEARCH_SAMPLE    0x100
  56.     unsigned long    avg_search[SBA_SEARCH_SAMPLE];
  57.     unsigned long    avg_idx;    /* current index into avg_search */
  58.     unsigned long    used_pages;
  59.     unsigned long    msingle_calls;
  60.     unsigned long    msingle_pages;
  61.     unsigned long    msg_calls;
  62.     unsigned long    msg_pages;
  63.     unsigned long    usingle_calls;
  64.     unsigned long    usingle_pages;
  65.     unsigned long    usg_calls;
  66.     unsigned long    usg_pages;
  67. #endif
  68.         /* STUFF We don't need in performance path */
  69.     unsigned int    pdir_size;    /* in bytes, determined by IOV Space size */
  70. };
  71.  
  72. struct sba_device {
  73.     struct sba_device    *next;  /* list of SBA's in system */
  74.     struct parisc_device    *dev;   /* dev found in bus walk */
  75.     const char        *name;
  76.     void __iomem        *sba_hpa; /* base address */
  77.     spinlock_t        sba_lock;
  78.     unsigned int        flags;  /* state/functionality enabled */
  79.     unsigned int        hw_rev;  /* HW revision of chip */
  80.  
  81.     struct resource        chip_resv; /* MMIO reserved for chip */
  82.     struct resource        iommu_resv; /* MMIO reserved for iommu */
  83.  
  84.     unsigned int        num_ioc;  /* number of on-board IOC's */
  85.     struct ioc        ioc[MAX_IOC];
  86. };
  87.  
  88. #define ASTRO_RUNWAY_PORT    0x582
  89. #define IKE_MERCED_PORT        0x803
  90. #define REO_MERCED_PORT        0x804
  91. #define REOG_MERCED_PORT    0x805
  92. #define PLUTO_MCKINLEY_PORT    0x880
  93.  
  94. static inline int IS_ASTRO(struct parisc_device *d) {
  95.     return d->id.hversion == ASTRO_RUNWAY_PORT;
  96. }
  97.  
  98. static inline int IS_IKE(struct parisc_device *d) {
  99.     return d->id.hversion == IKE_MERCED_PORT;
  100. }
  101.  
  102. static inline int IS_PLUTO(struct parisc_device *d) {
  103.     return d->id.hversion == PLUTO_MCKINLEY_PORT;
  104. }
  105.  
  106. #define PLUTO_IOVA_BASE    (1UL*1024*1024*1024)    /* 1GB */
  107. #define PLUTO_IOVA_SIZE    (1UL*1024*1024*1024)    /* 1GB */
  108. #define PLUTO_GART_SIZE    (PLUTO_IOVA_SIZE / 2)
  109.  
  110. #define SBA_PDIR_VALID_BIT    0x8000000000000000ULL
  111.  
  112. #define SBA_AGPGART_COOKIE    0x0000badbadc0ffeeULL
  113.  
  114. #define SBA_FUNC_ID    0x0000    /* function id */
  115. #define SBA_FCLASS    0x0008    /* function class, bist, header, rev... */
  116.  
  117. #define SBA_FUNC_SIZE 4096   /* SBA configuration function reg set */
  118.  
  119. #define ASTRO_IOC_OFFSET    (32 * SBA_FUNC_SIZE)
  120. #define PLUTO_IOC_OFFSET    (1 * SBA_FUNC_SIZE)
  121. /* Ike's IOC's occupy functions 2 and 3 */
  122. #define IKE_IOC_OFFSET(p)    ((p+2) * SBA_FUNC_SIZE)
  123.  
  124. #define IOC_CTRL          0x8    /* IOC_CTRL offset */
  125. #define IOC_CTRL_TC       (1 << 0) /* TOC Enable */
  126. #define IOC_CTRL_CE       (1 << 1) /* Coalesce Enable */
  127. #define IOC_CTRL_DE       (1 << 2) /* Dillon Enable */
  128. #define IOC_CTRL_RM       (1 << 8) /* Real Mode */
  129. #define IOC_CTRL_NC       (1 << 9) /* Non Coherent Mode */
  130. #define IOC_CTRL_D4       (1 << 11) /* Disable 4-byte coalescing */
  131. #define IOC_CTRL_DD       (1 << 13) /* Disable distr. LMMIO range coalescing */
  132.  
  133. /*
  134. ** Offsets into MBIB (Function 0 on Ike and hopefully Astro)
  135. ** Firmware programs this stuff. Don't touch it.
  136. */
  137. #define LMMIO_DIRECT0_BASE  0x300
  138. #define LMMIO_DIRECT0_MASK  0x308
  139. #define LMMIO_DIRECT0_ROUTE 0x310
  140.  
  141. #define LMMIO_DIST_BASE  0x360
  142. #define LMMIO_DIST_MASK  0x368
  143. #define LMMIO_DIST_ROUTE 0x370
  144.  
  145. #define IOS_DIST_BASE    0x390
  146. #define IOS_DIST_MASK    0x398
  147. #define IOS_DIST_ROUTE    0x3A0
  148.  
  149. #define IOS_DIRECT_BASE    0x3C0
  150. #define IOS_DIRECT_MASK    0x3C8
  151. #define IOS_DIRECT_ROUTE 0x3D0
  152.  
  153. /*
  154. ** Offsets into I/O TLB (Function 2 and 3 on Ike)
  155. */
  156. #define ROPE0_CTL    0x200  /* "regbus pci0" */
  157. #define ROPE1_CTL    0x208
  158. #define ROPE2_CTL    0x210
  159. #define ROPE3_CTL    0x218
  160. #define ROPE4_CTL    0x220
  161. #define ROPE5_CTL    0x228
  162. #define ROPE6_CTL    0x230
  163. #define ROPE7_CTL    0x238
  164.  
  165. #define IOC_ROPE0_CFG    0x500    /* pluto only */
  166. #define   IOC_ROPE_AO      0x10    /* Allow "Relaxed Ordering" */
  167.  
  168. #define HF_ENABLE    0x40
  169.  
  170. #define IOC_IBASE    0x300    /* IO TLB */
  171. #define IOC_IMASK    0x308
  172. #define IOC_PCOM    0x310
  173. #define IOC_TCNFG    0x318
  174. #define IOC_PDIR_BASE    0x320
  175.  
  176. /*
  177. ** IOC supports 4/8/16/64KB page sizes (see TCNFG register)
  178. ** It's safer (avoid memory corruption) to keep DMA page mappings
  179. ** equivalently sized to VM PAGE_SIZE.
  180. **
  181. ** We really can't avoid generating a new mapping for each
  182. ** page since the Virtual Coherence Index has to be generated
  183. ** and updated for each page.
  184. **
  185. ** PAGE_SIZE could be greater than IOVP_SIZE. But not the inverse.
  186. */
  187. #define IOVP_SIZE    PAGE_SIZE
  188. #define IOVP_SHIFT    PAGE_SHIFT
  189. #define IOVP_MASK    PAGE_MASK
  190.  
  191. #define SBA_PERF_CFG    0x708    /* Performance Counter stuff */
  192. #define SBA_PERF_MASK1    0x718
  193. #define SBA_PERF_MASK2    0x730
  194.  
  195. /*
  196. ** Offsets into PCI Performance Counters (functions 12 and 13)
  197. ** Controlled by PERF registers in function 2 & 3 respectively.
  198. */
  199. #define SBA_PERF_CNT1    0x200
  200. #define SBA_PERF_CNT2    0x208
  201. #define SBA_PERF_CNT3    0x210
  202.  
  203. /*
  204. ** lba_device: Per instance Elroy data structure
  205. */
  206. struct lba_device {
  207.     struct pci_hba_data    hba;
  208.  
  209.     spinlock_t        lba_lock;
  210.     void            *iosapic_obj;
  211.  
  212. #ifdef CONFIG_64BIT
  213.     void __iomem        *iop_base;    /* PA_VIEW - for IO port accessor funcs */
  214. #endif
  215.  
  216.     int            flags;        /* state/functionality enabled */
  217.     int            hw_rev;        /* HW revision of chip */
  218. };
  219.  
  220. #define ELROY_HVERS        0x782
  221. #define MERCURY_HVERS        0x783
  222. #define QUICKSILVER_HVERS    0x784
  223.  
  224. static inline int IS_ELROY(struct parisc_device *d) {
  225.     return (d->id.hversion == ELROY_HVERS);
  226. }
  227.  
  228. static inline int IS_MERCURY(struct parisc_device *d) {
  229.     return (d->id.hversion == MERCURY_HVERS);
  230. }
  231.  
  232. static inline int IS_QUICKSILVER(struct parisc_device *d) {
  233.     return (d->id.hversion == QUICKSILVER_HVERS);
  234. }
  235.  
  236. static inline int agp_mode_mercury(void __iomem *hpa) {
  237.     u64 bus_mode;
  238.  
  239.     bus_mode = readl(hpa + 0x0620);
  240.     if (bus_mode & 1)
  241.         return 1;
  242.  
  243.     return 0;
  244. }
  245.  
  246. /*
  247. ** I/O SAPIC init function
  248. ** Caller knows where an I/O SAPIC is. LBA has an integrated I/O SAPIC.
  249. ** Call setup as part of per instance initialization.
  250. ** (ie *not* init_module() function unless only one is present.)
  251. ** fixup_irq is to initialize PCI IRQ line support and
  252. ** virtualize pcidev->irq value. To be called by pci_fixup_bus().
  253. */
  254. extern void *iosapic_register(unsigned long hpa);
  255. extern int iosapic_fixup_irq(void *obj, struct pci_dev *pcidev);
  256.  
  257. #define LBA_FUNC_ID    0x0000    /* function id */
  258. #define LBA_FCLASS    0x0008    /* function class, bist, header, rev... */
  259. #define LBA_CAPABLE    0x0030    /* capabilities register */
  260.  
  261. #define LBA_PCI_CFG_ADDR    0x0040    /* poke CFG address here */
  262. #define LBA_PCI_CFG_DATA    0x0048    /* read or write data here */
  263.  
  264. #define LBA_PMC_MTLT    0x0050    /* Firmware sets this - read only. */
  265. #define LBA_FW_SCRATCH    0x0058    /* Firmware writes the PCI bus number here. */
  266. #define LBA_ERROR_ADDR    0x0070    /* On error, address gets logged here */
  267.  
  268. #define LBA_ARB_MASK    0x0080    /* bit 0 enable arbitration. PAT/PDC enables */
  269. #define LBA_ARB_PRI    0x0088    /* firmware sets this. */
  270. #define LBA_ARB_MODE    0x0090    /* firmware sets this. */
  271. #define LBA_ARB_MTLT    0x0098    /* firmware sets this. */
  272.  
  273. #define LBA_MOD_ID    0x0100    /* Module ID. PDC_PAT_CELL reports 4 */
  274.  
  275. #define LBA_STAT_CTL    0x0108    /* Status & Control */
  276. #define   LBA_BUS_RESET        0x01    /*  Deassert PCI Bus Reset Signal */
  277. #define   CLEAR_ERRLOG        0x10    /*  "Clear Error Log" cmd */
  278. #define   CLEAR_ERRLOG_ENABLE    0x20    /*  "Clear Error Log" Enable */
  279. #define   HF_ENABLE    0x40    /*    enable HF mode (default is -1 mode) */
  280.  
  281. #define LBA_LMMIO_BASE    0x0200    /* < 4GB I/O address range */
  282. #define LBA_LMMIO_MASK    0x0208
  283.  
  284. #define LBA_GMMIO_BASE    0x0210    /* > 4GB I/O address range */
  285. #define LBA_GMMIO_MASK    0x0218
  286.  
  287. #define LBA_WLMMIO_BASE    0x0220    /* All < 4GB ranges under the same *SBA* */
  288. #define LBA_WLMMIO_MASK    0x0228
  289.  
  290. #define LBA_WGMMIO_BASE    0x0230    /* All > 4GB ranges under the same *SBA* */
  291. #define LBA_WGMMIO_MASK    0x0238
  292.  
  293. #define LBA_IOS_BASE    0x0240    /* I/O port space for this LBA */
  294. #define LBA_IOS_MASK    0x0248
  295.  
  296. #define LBA_ELMMIO_BASE    0x0250    /* Extra LMMIO range */
  297. #define LBA_ELMMIO_MASK    0x0258
  298.  
  299. #define LBA_EIOS_BASE    0x0260    /* Extra I/O port space */
  300. #define LBA_EIOS_MASK    0x0268
  301.  
  302. #define LBA_GLOBAL_MASK    0x0270    /* Mercury only: Global Address Mask */
  303. #define LBA_DMA_CTL    0x0278    /* firmware sets this */
  304.  
  305. #define LBA_IBASE    0x0300    /* SBA DMA support */
  306. #define LBA_IMASK    0x0308
  307.  
  308. /* FIXME: ignore DMA Hint stuff until we can measure performance */
  309. #define LBA_HINT_CFG    0x0310
  310. #define LBA_HINT_BASE    0x0380    /* 14 registers at every 8 bytes. */
  311.  
  312. #define LBA_BUS_MODE    0x0620
  313.  
  314. /* ERROR regs are needed for config cycle kluges */
  315. #define LBA_ERROR_CONFIG 0x0680
  316. #define     LBA_SMART_MODE 0x20
  317. #define LBA_ERROR_STATUS 0x0688
  318. #define LBA_ROPE_CTL     0x06A0
  319.  
  320. #define LBA_IOSAPIC_BASE    0x800 /* Offset of IRQ logic */
  321.  
  322. #endif /*_ASM_PARISC_ROPES_H_*/
  323.